これは非常に簡単で、JP17のVRE側のチップ抵抗を撤去して適当な可変抵抗を
付けるだけです。ただし、可変抵抗のみだとショート状態になって予期せぬ
電圧がかかることがありますので５０ＫΩの固定抵抗＋３００ＫΩの可変抵抗
の構成にします。この改造によって4.2V程度まで出せました。
この場合、Core(Vcore)とI/O(Vio)の電圧が別々に調整されていますので
２カ所に可変抵抗を取り付ける必要があります。
Vioの改造ポイントはR85の２００Ωのチップ抵抗を撤去して適当な可変抵抗を
付けるだけです。しかし周囲にレギュレータやコンデンサ、ＣＰＵソケットが
あるので作業しづらいです。取り付ける抵抗はSingle Power Planeの時と同じ
考え方で１００Ωの固定抵抗＋５００Ωの可変抵抗の構成にしました。
この改造によって4.0V以上出せる様になりますが、ＣＰＵが壊れてしまうので
4.05Vまでしか上げたことはありません。
Vcoreの改造ポイントはJP17の３本のピンのうち真ん中のピンと、J20の右側の列
のピンのどれかを可変抵抗でつなぎます。この時、J17,J20にはジャンパピンは
つけないでください。取り付ける抵抗を１００ＫΩにすると約４．１Ｖ、
３００ＫΩにすると約３．６Ｖになりますから１００ＫΩの固定抵抗と
５００ＫΩの可変抵抗が妥当なところでしょう。ただし固定抵抗の値は
ＣＰＵの絶対定格電圧を超えないよう、慎重に選ぶ必要があります。
クロックアップというと、最近はジャンパで75とか83MHzに切り替えるという
お手軽な方法がありますが、限界まで設定を詰めるには0.1MHz単位で100MHz
以上の周波数まで変化させることの出来る機構が必要です。
そのために私はＣＰＵやＰＣＩのクロックを生成しているPLLの源発信器を乗っ取り、
そこを変化させることによって動作クロックの可変化を行っています。
改造ポイントは図の左下に示して有るとおりです。手順は以下のようになります。
Ｔ２Ｐ４においては様々な改造が行われてきましたが、ＣＰＵへのクロックの
パターンの長さがクロックアップ限界に大きく左右することが知られています。
実際、クロックの遅延を行っていない状態では何とか８３ＭＨｚで動作する
と言った感じで、6x86系のＣＰＵを搭載した場合などは８２ＭＨｚ程度まで
限界が落ちるようです。
遅延の方法としては Ｒ１００を取り払い、約９０ミリのジュフロン線を
丸めてコイル状にし、Ｒ１００の代わりに取り付けます。この処理を
行ったところ、6x86搭載時の限界が８２ＭＨｚから９０ＭＨｚに上昇しました。
ＣＰＵをＰ５５Ｃに載せ換えると１００ＭＨｚまで上がりましたので
その効果ははっきりと現れます。